首页
51问答网
>
verilog if语句中，如果else后什么都不做，可以直接写else;吗
verilog if语句中，如果else后什么都不做，可以直接写else;吗
2025-03-22 19:37:08
推荐回答（1个）
回答1：
http://zhidao.baidu.com/question/1510800942812293380.html?push=keyword&entry=qb_home_keyword
相关问答
关于verilog中 if else 的问题
关于verilog if语句问题
VERILOG里面else if语句最多能有多少个
pl/sql 的if else语句后必须有赋值语句么
verilog中if else中能套if else吗，有啥错...
Verilog中if。else中间如果是多条语句是必须加be...
verilog中if else和case语句有什么区别
Verilog语言 if 语句
最新问答
有在深圳葵涌比亚迪工作的朋友嘛？我在第一事业部做了40天想辞职了，受不了那里的风气 ，最初想是不管
跪求好看的古代耽美小说（穿越的也行）两个男主都要描写好点，最好是王爷受不要皇帝攻。
关于孝敬父母的诗歌
1250目煅烧高岭土在涂料中的作用是什么？
我想在QQ上面或者微信上面做代理，可是我现在没有银行卡，可以做吗？
从笕桥到下沙公交中心站怎么坐公交车，最快需要多久
面漆与底漆的区别，面漆底漆在材质上有何不同
只有一个中专毕业证 没有参加高考的 能不能报这个学校？。
缩腿运动裤陪什么鞋
小蚁行车记录仪 图像质量设置哪个模式好
