首页
51问答网
>
刚开始学verilog，有这样一段代码，求大神解释一下assign dis_data={ };这句话的意思。 部分代码如下：
刚开始学verilog，有这样一段代码，求大神解释一下assign dis_data={ };这句话的意思。 部分代码如下：
2025-03-07 02:09:07
推荐回答（1个）
回答1：
assign语句是一个连续赋值语句，一直处于激活状态。只要右边的任何一个操作数发生改变，表达式就会被立刻重新计算，并且将结果赋值给左边的变量。左边的变量只能用wire型。
相关问答
最新问答
武汉大学哲学学院（中国哲学的研究方向）的考研书目？？
深圳创业板指数与创业板综合指数有什么区别和联系？？为什么又弄个综指呢？
把图片传到云盘后 可以把我相册里的图片删除吗
易建联和乔丹魔术师这些NBA顶级巨星是什么时候在NBA退役的啊？
作文学会生存八百字
1月份去广西北海旅游应带什么衣服
宜昌到雾都河有多远
2019年新疆兵团三支一扶面谈会问些什么？很容易通过吗？
室内减肥简单运动操怎么做？
我有一松下电视和机顶盒都连不上了是怎么回事？就是打开电视本来是有机顶盒的电视选项的可是没有了、
