在FPGA的内部，是没有将2个I/O端口（引脚）直接连接的机制的。即使你让一个引脚的逻辑值恒等于另一个引脚的逻辑值，它们之间也不是用一根导线连接的，而是通过一个单向驱动器连接的。即使你将这两个引脚描述成双向端口，也无法同时双向传输，而是时分复用的，也就是说，在某个时刻，引脚要么是输入状态，要么是输出状态，但无法同时既是输入又是输出的。
完全可以 如果这都不可以的话 FPGA也就没用了
要注意引脚的电平设置
