51问答网 > 使用Verilog HDL循环语句设计一个求补码的程序，输入数据是一个有符号的8位二进制数

使用Verilog HDL循环语句设计一个求补码的程序，输入数据是一个有符号的8位二进制数

2025-01-05 05:25:21

推荐回答（2个）

回答1：

input [7:0] a;output [7:0] b;int i;reg [7:0] c;always @(a) begin for (i=0; i<8; i++) c[i] = !a[i];endalways @(c) begin b[7:0] = c[7:0] + 8'd1;end

回答2：

input [7:0] a;output [7:0] b;integer i;
always@(a) begin if(!a[7]) b[7:0]=a[7:0];
else for(i=0;i<7;i++)b[i]=!a[i];b[7:0]=b[7:0]+8`d1; end
初学者一个，我觉得答案应该这样