基于verilog hdl 的数字计时器

2024-12-14 14:32:56
推荐回答(2个)
回答1:

时钟通常是有一定频率的,比如12Mhz,那么占空比为50%的就是一半高电平、一半低电平。

那么低电平到高电平就是上升沿,一个上升沿到另个上升沿就是时钟周期。

通过计数上升沿的个数,不就可以记时间了吗?

有帮助,请采纳,谢谢!

回答2:

用作计时器及所有的时序电路都与晶振相关,晶振在外加恒定电压的情况下会产生固定频率的机械振动,如一个规格为12M晶振,表示若振动12M次,时间便过去1秒。将晶振应用于电路中便可以由振动得到高低电平,再对高低电平的次数进行计数便可以完成计时
在FPGA中有专门检测高低电平的电路,只管用语言调用就行了