实际上是DDR控制器了，说实话如果项目要用的话自己写不现实，Altera，Xilinx都有IP core的，而且支持的很好。
不需要用到NIOSII，DDR控制器纯硬件逻辑就可以做。
NIOS是用FPGA的逻辑资源搭的一个软CPU。一般来说，soft CPU core的好处在于可以跑microOS操作系统，比如如果你要实现一个以太网的协议栈，那么用软件来做要比硬件容易许多，甚至在NIOSII开发界面下连连线就行了，而用纯逻辑实现自己基本搞不定。
实际项目中正规产品用的不多，一个原因是需要授权费；另一个原因是FPGA是纯硬件，用来跑操作系统不伦不类，说明产品架构没设计好。
不知道你说的FPGA中用到SDRAM是什么意思。如果是用FPGA来访问SDRAM，在FPGA内部实现一个SDRAM控制器，这种设计还是比较通用的，有参考设计可以借鉴。用NIOS只是用来读写SDRAM就太浪费资源了。
可以自己写，同时也有SDRAM控制器的IP核，可以根据实际情况调用；
Nios只知道是嵌入式软核处理器，不熟
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024