有关比较器的verilog语言编程,帮我看看有什么错误,谢谢啦↖(^ω^)↗~~

2024-12-22 17:15:40
推荐回答(3个)
回答1:

parameter size 8 ; 改为 parameter SIZE=8 ;

else (a

回答2:

parameter size 8 ;

改成
parameter size=8 ;

回答3:

(1)else (a
reg [1:0] equal;

(2)parameter size 8 ;
(3)begin--end 语句内部结构重新构架
这是不行的