首页
51问答网
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
最新问答
古埃及胡夫金字塔前长达800米的参道，它的宽度有多少米？
华硕 M4N68T-M-LE-V2型号主板，可以支持升级吗，要什么型号的4核cpu性能 好些？
[求助][初三历史]：以《人权宣言》的内容说明法国大革命的性质。
车撞到狗有什么说法
微信怎么办理临时身份证 微信办临时身份证要多久
有谁看过一部很老的恐龙电影，是讲一个潜水艇穿越一座冰山，就到了恐龙世界的？？？
申请强制执行需要交费吗
为什么我的QQ空间音乐盒打不开而且主页一直显示数据加载中
请问,第三套人民币有没有收藏价值?
广州中山大学南校区到广州从化市环市东路166号广州城建职业学院怎末走？
