首页
51问答网
>
FPGA中用pll倍频为什么前面一段为高阻态
FPGA中用pll倍频为什么前面一段为高阻态
2024-12-14 12:56:45
推荐回答（1个）
回答1：
那不是高阻，是不定态。你可以将LOCKED信号也牵出来看。PLL不论是倍频还是分频，在稳定前都需要一段时间，因此，从上电（或复位放开）后需要等待一段时间后才能正常工作。
相关问答
最新问答
电工上岗证的法律规定
女朋友和她前男友还是朋友，我觉得不可接受，该怎么办？
JS中用A标签去触发prompt()，输入的值要为数字，确定着跳转到另外一页，并在另外一页显示出这个数字
烟台五月后什么时间按有那种正式点的招聘会？地点？公交路线？越详细越多越好 谢谢
我的脸一边大一边小怎么办
一个女的准备跳楼,突然收到生日快乐信息是什么电影
济南火车站对面的汽车站有没有到章丘或者明水的汽车？最晚几点啊？我要往山财圣井校区。如题 谢谢了
英语专业学生跨专业考中文方向的研究生难吗??
2011浙江文科二批分数452名次多少
穿越火线枪战王者怎么在电脑上玩？
