首页
51问答网
>
Verilog HDL设计过程中为什么不希望出现锁存器呢
Verilog HDL设计过程中为什么不希望出现锁存器呢
2024-11-25 12:51:53
推荐回答（1个）
回答1：
1、首先，锁存器没有时钟参与信号传递，无法做STA；
2、其次，综合工具会将Latch优化掉，造成前、后仿真结果不一致。
相关问答
最新问答
法检单招考试主要考什么内容，是不是和公考一样，分行测和申论？
电信电子发票的抬头是什么？发票抬头能不能换？
打开网页时总是显示该内存不能为READ
鸡蛋怎么包装才能不易碎？
有机硅消泡剂的含量是多少？
古代时期划分
悠悠球玄冥好还是独狼好？
铝合金门窗怎么选择品牌？
去光谷地铁站坐几号地铁
刷脸支付代理是不是骗局？
