首页
51问答网
>
最近使用verilog对FPGA进行编程，遇到一个问题。当把一些的信号（比如输入信号，或INOUT信号）引出到测试脚
最近使用verilog对FPGA进行编程，遇到一个问题。当把一些的信号（比如输入信号，或INOUT信号）引出到测试脚
2024-12-19 12:08:57
推荐回答（3个）
回答1：
分析一下是不是时序不满足要求造成的问题，或者是软件编译有问题，你可以把编译结果清空再让软件编译一下试试，你得说一下是什么样的不正常现象，这样才好推断。
回答2：
你的问题还没说完
回答3：
说的不太具体！
相关问答
最新问答
有关赞美军人的诗歌
深圳哪家公司的品牌网络营销做得比较好的,好在哪里呢,推荐一下.
监理细则都包括哪些
我想剪波波头，可是又怕头发会趴下去，怎么办？我也不想上发蜡，太麻烦，有没有简单的方法？
AMD CPU的发展史?
求高考填志愿指导
牙齿如何闭合？
为什么电脑都要安装Flash？
dota里单挑谁最厉害？
已知等差数列{a n }的各项均为正数，a 1 =3，前n项和为S n ，{b n }为等比数列，公比q=2，且a 2 b 2 =20
