1、这个能跑多快的意思是处理数据的快慢2、verilog或VHDL语言经过编译后还是以电路的形式映射到内部的，编程风格不一样，编译后映射的电路也不一样3、这个最高频率决定于映射后电路上任意最长一条路径的延时，而这个延时决定于编程时组合逻辑的大小，组合逻辑越大，编译映射到电路上的路径延时越长，频率越低4、除了FPGA器件的限制外，最主要的是编程时将任意路径的组合逻辑做小，以达到提升速率的效果
晶振频率 clk
