首页
51问答网
>
Error (10170): Verilog HDL syntax error at test.v(1) near text ✀
Error (10170): Verilog HDL syntax error at test.v(1) near text ✀
2024-12-21 17:08:59
推荐回答（2个）
回答1：
include应该用的是`而不是'
`include "cpu.v"
`是在键盘数字1左边那个符号,不是引号.
回答2：
同意楼上的，我刚开始学的时候也把那个符号搞错了
相关问答
最新问答
如何快速获取继续医学教育学分
如何在啊里接到外贸订单？
跨专业考中国传媒大学动漫创作研究生可行吗？
CAD2010中 参数化里面的对齐命令为何无法改变线段长度？
AE中装了粒子插件，然后为什么在动画预置中什么也没有啊？
汽车空调，低压管路结冰是什么原因，高压管路结冰是什么原因？
应届毕业生想外出找工作？需要做些什么准备？
江西赣州南康找出租房
成都目前的购房资质是什么?
盘锦大洼新立镇 金芳地·俪都楼盘怎么样啊?
