首页

51问答网 > Error (10228): Verilog HDL error at top.v(1): module "top" cannot be declared more than once

Error (10228): Verilog HDL error at top.v(1): module "top" cannot be declared more than once

晕

2024-12-27 03:31:45

推荐回答（5个）

回答1：

我是在做仿真的时候遇见过这个问题的。我的原因是在仿真模块里多了`include "adder4bit.v"，把它注释掉就可以了。因为多声明了一次。希望对你有用。

回答2：

Endmodule这里错了啊
verilog是严格区分大小写的
所以编译器不认识Endmodule
只需要改成endmodule就OK了啊～

回答3：

应该是 kmzlpwgn5说的

回答4：

你编译到库里有多个叫top的module

回答5：

貌似叫top 的module 被命名了不知一次

相关问答

最新问答

宜宾东楼衔到临港坐几路车

联想商务机E49AL，i5,2520，cpu，2.5G,硬盘500G,内存4G,带不带指纹识别功能？

南昌哪里有可以自己DIY做陶瓷的地方啊？

毒性最强的动物是谁呀？

Q宠大乐斗我的属性如何适合什么佣兵？

我是做笔记本零售的,国税是根据什么定税的

测量中平差时所说的测站数该怎么理解啊？

男生会接受不喜欢的女生的表白吗？

如何成为刘滨谊的学生

青春痘应该怎么治疗比较好？