Verilog HDL错误求助 Error (10171): Verilog HDL syntax error at ps2_mouse_test.v(88) near end of

2024-12-21 16:07:33
推荐回答(4个)
回答1:

Endmodule这里错了啊
verilog是严格区分大小写的
所以编译器不认识Endmodule
只需要改成endmodule就OK了啊~

回答2:

ゴω﹋㊣_☆いド→<
现在很多卖家都只是为了赚你的钱,而不把售后当回事。亲要选择好上家哦 。
要是信得过我的话,我们可以交流一下,希望能给你最好的售后,帮助你解决, 我算不上资深的网店卖家,但是凭良心说,不会让你花冤枉钱的。

回答3:

Endmodule改成endmodule

回答4:

是语法错误,你再详细看看