在用quartus ii 调试verilog程序时出现了这些warning 求指教

2025-01-07 00:51:48
推荐回答(3个)
回答1:

没有定义z端口位宽,致赋值语句端口位宽不匹配。
将output wire z 改为output wire [7:0] z 即可.

回答2:

我觉得 wyling8908说的是对的
你把你的工程发给我看一下
692894423@qq.com

回答3:

你的z应该先定义 找找之前关于z的设定