verilog中的逻辑与(&&)在vhdl中怎么表示?

2024-12-04 15:56:20
推荐回答(1个)
回答1:

都是and
1位和1位运算就是按位与
"00100" and"01001"出的结果就是按位与
vhdl这个没有分开