verilog中的阻塞赋值与非阻塞赋值详解。

2024-12-11 19:32:10
推荐回答(1个)
回答1:

组合逻辑的always模块中使用阻塞赋值;
时序逻辑的always模块中使用非阻塞赋值;
---------------------------------------------------