Verilog中if。else中间如果是多条语句是必须加begin。end还是可加可不加。