i2c协议读取时的时序

2025-03-07 01:57:24
推荐回答(1个)
回答1:

4 快速模式I2C 总线器件可以在标准模式I2C 总线系统使用但必须符合tSU;DAT 250ns 的要求如
广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com
- 28 -
果器件不延长SCL 信号的低电平周期这就自动成为默认的情况必须在SCL 线释放之前输出
下一个数据位到SDA 线trmax+tSU;DAT=1000+250=1250ns 根据标准模式I2C 总线规范
5 Cb=一条总线线路的总电容单位是pF 如果与Hs 模式器件混合使用根据表6 允许下降时间
更快
n/a=不可用
图31 I2C 总线的F/S 模式器件的时序定义
15.2 Hs 模式器件
Hs 模式I2C 总线器件的I/O 电平I/O 电流毛刺抑制输出斜率控制和管脚电容都在表6 列出Hs
模式器件的高电平和低电平噪声容限与F/S 模式I2C 总线器件定义的一样
图32 显示了Hs 模式时序的所有时序参数正常的起始条件S 在Hs 模式中不存在地址位R/W
位响应位和数据位的时序参数都相同只有响应位后面的第一个SCLH 时钟信号上升沿的值更大因为
没有内部电流源只用外部Rp 上拉SCLH
总线线路的Hs 模式时序参数在表7 列出SCLH 时钟信号的最小高电平和低电平周期和最大上升和
下降时间由最高的位速率决定
由于内部产生的SCLH 信号低电平和高电平周期分别是200ns 和100ns Hs 模式主机可以满足外部
SCLH 时钟信号考虑上升和下降时间在最大位速率3.4Mbit/s 下的时序要求因此Hs 模式主机可以
用10MHz 的基频或者10MHz 的倍数产生SCLH 信号它对SCLH 时钟的最大高电平和低电平周期没有
限制对最低的位速率也没有限制
时序参数不受在可能的最大位速率3.4Mbit/s 下每条总线线路的电容负载最高是100pF 的条件限制
如果总线线路的电容负载升高位速率将逐渐下降总线的电容负载是400pF 时的时序参数请见表7 此
时允许最大位速率是1.7Mbit/s 总线电容负载在100pF~400pF 时时序参数必须呈线性增加上升和下
降时间是根据传输线路SDAH 和SCLH 的最大传播时间防止在开路端发生反射
表6 Hs 模式I2C 总线器件SDAH SCLH SDA 和SCL I/O 级的特性
参数 符号 Hs 模式
最小值 最大值
单位
低电平输入电压 VIL -0.5 0.3VDD
(1) V
高电平输入电压 VIH 0.7VDD
(1) VDD+0.5(2) V
Schmitt 触发器输入的迟滞 Vhys 0.1VDD
(1) - V
在SDAH SDA 和SCLH 有3mA 下拉电流时的低电
平输入电压开漏
VDD>2
VDD<2
VOL
0
0
0.4
0.2VDD
V
V
在VOL 电平下SDA 和SDAH 之间或者SCL 和SCLH
之间两个电流方向3mA 时的传输门导通电阻
RonL - 50
SDA 和SDAH 之间或者SCL 和SCLH 之间的传输门RonH
(2) 50 - k
广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com
- 29 -
导通电阻线路都处于VDD 电平
SCLH 电流源的上拉电流应用于SCLH 输出电平在
0.3VDD 和0.7VDD 之间
ICS 3 12 mA
电容负载是10~100pF 的SCLH 输出上升时间电流
源使能和下降时间
trCL tfCL 10 40 ns
外部上拉电流源是3mA 电容负载是400pF 的SCLH
输出上升时间电流源使能和下降时间
trCL
(3) tfCL
(3) 20 80 ns
电容负载是10~100pF 的SDAH 输出下降时间 tfDA 10 80 ns
电容负载是400pF 的SDAH 输出下降时间 tfDA
(3) 20 160 ns
必须用输入滤波器抑制的SDAH 和SCLH 毛刺波脉宽 tSP 0 10 ns
输入电压是0.1VDD~0.9VDD 的各个I/O 管脚输入电流 Ii
(4) - 10 μA
每个I/O 管脚的电容 Ci - 10 pF

1 使用非标准电源电压不遵从I2C 总线系统电平规定的器件必须将输入电平连接到有上拉电阻
Rp 的VDD 电压
2 提供电平转换功能的器件必须容忍SDA 和SCL 的最大输入电压是5.5V
3 对于电容性总线负载在100~400pF 上升和下降时间的值必须是线性增加的
4 Hs 模式从机器件的电源电压被关断SDAH 和SCLH 的I/O 级必须悬空输出电流源输出电路通
常有一个二极管连接到VDD 但在Hs 模式主机器件SCLH 或SDAH 的I/O 级对此没有强制的要
求这意味着Hs 模式主机器件的电源电压在不影响SDAH 和SCLH 线的情况下不能被关断
满意请采纳。