当时钟信号clk发生改变并且clk=1的时候
前面应该是wait until，而且一个process中这句wait until只能出现一次
如果出现了，process的sensibility list不用写任何信号
vhdl同道握手：）
希望回答对你有用
event and clk=1 时钟信号为“1”
VHDLabbr. 硬件描述语言（Hardware Description Language）；甚高速集成电路硬件描述语言（Very High Speed Integrated Circuits Hardware Description Language）
clk = click 点击
event 是事件
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024