这不是很简单嘛。设置一个flag信号，FPGA接收到一个数据，就将flag拉高，然后计几个周期。如果DSP利用查询，那么FPGA的flag就要拉高至少10ms以上，不用超过20ms（超过的话，DSP会接收到同一个数据，如果这样也不影响，那你就拉高好了，拉高时间你自己看着办），过了时间，再拉低。DSP检测flag拉高即可。
大哥，用中断啊，你这样查询把dsp资源全浪费了
