fpga用小数分频后用modelsim仿真没有输出

2024-11-29 10:00:18
推荐回答(1个)
回答1:

时钟clki没有初始化赋值,

你应该在initial begin rst=1;clki=0;#7 rst=0; #7 rst=1;
end之中加一句:

clki=0;