FPGA倍频问题

2024-12-02 13:08:56

推荐回答（3个）

回答1：

1. 检查你使用的altera FPGA开发板的使用说明，查看里面是否有支持10倍频的PLL
2. 如果有，请使用altera_mf 文件，找到该FPGA开发板里面倍频PLL的实例化模块的名称比如叫 altera_pll 然后输入你需要倍频的参数，
3. 在进行管教映射的使用，参照开发板的使用说明，把时钟输入引脚指定到参考说明的输入引脚，把时钟输出（倍频后）的引脚指定到参考说明的输出引脚

回答2：

在quartus里面放置一个pll模块，把你的时钟输入接到模块的引脚上（需要看器件pdf查pll输入脚），然后设置pll某一路输出为2倍输入，就可以用了

回答3：

楼主是说使用数字逻辑来设计倍频吗，，最好使用pll
如果没有可以将一个clk相移90（使用pll或数字相移）而后与原clk异或就可以倍频。