首页
51问答网
>
检测两个信号的上升沿控制同一信号的输出，用verilog编程，刚学verilog hdl，跪求代码，求各位大神帮忙！
检测两个信号的上升沿控制同一信号的输出，用verilog编程，刚学verilog hdl，跪求代码，求各位大神帮忙！
2025-03-12 15:01:31
推荐回答（1个）
回答1：
代码估计是没有人给你的。我可以给你个思路 FPGA控制AD采样就会得到电压值。好好看看时序图，没有什么难的。刚开始学都是这样的看看芯片工作时序然后试着去写写，祝你好运。
相关问答
最新问答
五年级下册科学《热是怎样传递的》教案教科
选择电子琴每个琴键的宽度是多少比较合适？
紫薇命盘怎么看，每个格子里的内容代表什么？
隔天开机笔记本键盘突然失灵，外接键盘可以用。刚刚除尘了的，但是自...
小明和小华合作做“研究杠杆平衡条件”的实验： （1）实验时，小明先调节杠杆在水平位置平衡，你认为这
有没有类似《杀神》的小说，主角和《杀神》里的主角差不多都有点色的，500万字的完本小说
凤梨(菠萝花)的叶子由两边向中间卷是缺少什么
做爆米花放大黄油好还是放起酥油好
痔疮好多年总是掉下来怎么办
一串数字按一下规律排列，1⼀1 1⼀2 2⼀2 1⼀3 2⼀3 3⼀3 ......则第2003个数是多少？ （需要过程，要详细，谢）
