首页
51问答网
>
怎么把verilog变成电路
怎么把verilog变成电路
2025-02-27 18:22:51
推荐回答（1个）
回答1：
Verilog HDL描述的是所设计电路的源代码，需要经过编译和综合之后才能变成表达所设计电路的网表文件（实际就是电路图）。如果要实现这个电路，还需要经过布局、布线等过程。
相关问答
最新问答
山羊不吃天堂草的赏析评价
怎么让玻尿酸吸收快点？
北京嘉成宏业商贸有限公司怎么样？
定语从句中及物动词用法
开早餐店需要哪些东西
水产养殖业会计如何建帐，最好有详细会计科目，不要从百度复制
兔子怎样繁衍后代
国债和储蓄哪个流通性强，哪个风险低，为什么
在两极地区建立科学考察站的意义？（高分悬赏，地理老师进）
绥化市 哪里 剪男头 设计发型 比较好的! 推荐几个! 谢谢!
