首页
51问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
2018年世界杯在哪里举办啊
今日头条app右上角提醒怎么去掉
为什么打印机一下能打一下不能打
在淘宝上买了一双耐克,想知道真假,请帮助.
面试一家公司之前让我去上班，我拒绝了，现在又和那边负责人说想回去，负责人说非常欣赏我，不过公司最近
自己买个理发器自己理发可行吗？
最近想购买一款手机，要求是诺基亚 三星 摩托罗拉三种品牌中的一种 智能机 预算在700以内 请推荐一款。
济南产科最好是哪个医院
女生头像小清新至少13张，好的、多的——追加！！
那些富有的人，那些成功的人，都是时间观念强，自制力强，拥有良好的生活和工作习惯的人。讲的不错～谁认
