这里代表的含义是你写得电路中实用组合逻辑的资源是多少？使用寄存器资源是多少？他们受到你代码的实现逻辑的方式有关系，你用组合逻辑多的话，Total combinational functions这个就会多。你用全同步设计（时钟同步）Dedcated logic registers就会变多。
