请问写好的 VDHDL序或者 Verilog hdl程序如何写入到FPGA中?

2025-02-24 17:41:28
推荐回答(3个)
回答1:

如果是altar的就用QUARTUS2软件,如果是Xilinx的就用ice软件
里边有综合后,设置引脚,下载的项。

回答2:

编译,引脚锁定,下载啊tools->programmer

回答3:

综合--布局布线--汇编--下载。